# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-131637

(43)Date of publication of application: 13.06.1987

(51)Int.CI.

H04L 7/00 H04L 25/02 // G01R 29/00

(21)Application number : 60-271780

(71)Applicant: NEC CORP

(22)Date of filing:

02.12.1985


(72)Inventor: KAMEYAMA SHIGEJI

ONO TATSUHIRO

# (54) TIMING JITTER MEASURING SYSTEM

# (57)Abstract:

PURPOSE: To obtain the result of measuring representing the elapsed time of jitter quantity at every time slot by providing a storage means writing a data representing the time width decided depending on the quantity of phase jitter in a location represented by an address signal indicating a time slot number. CONSTITUTION: When a jitter measuring period is designated at the pulse leading of a set signal at the measurement, a clock pulse train of sampling signal appears in the transmission signal of an AND gate 2 for a pulse leading period in common to both a reference timing signal and a timing signal extracted from the output pulse being the object of measurement. A counter circuit 3 resets the result of count to zero at every leading of the pulse of the reference timing signal, counts the clock pulse of the transmission signal from the gate 2 and sends the data representing the count result to a bus. Further, a counter circuit 4 is reset by the pulse leading of the set signal, counts the pulse of the reference timing signal, generates the result of count representing the time slot number and sends it to a path as an address. A CPU 6 makes a memory circuit 5 write the data to a location shown in the address.





# LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

# 19 日本国特許庁(JP)

⑩特許出願公開

#### 昭62 - 131637 ⑫ 公 開 特 許 公 報 (A)

@Int\_Cl\_4

識別記号

庁内整理番号

❷公開 昭和62年(1987)6月13日

H 04 L 7/00 25/02

29/00

302

H - 6745 - 5K

A-7345-5K

7359-2G

審查證求 未請求 発明の数 1 (全3頁)

図発明の名称

// G 01 R

タイミングジツタ測定方式

頭 昭60-271780 卽特

**29**HH 願 昭60(1985)12月2日

砂発 明 者

Щ 亀

治 茂

東京都港区芝5丁目33番1号 日本電気株式会社内

⑫発 明 者 小 野 饇

東京都港区芝5丁目33番1号 日本電気株式会社内

砂出 顖 人

宏 日本電気株式会社

東京都港区芝5丁目33番1号

個代 理 弁理士 内 原 人 晋

峢

1. 発明の名称

タイミングジッタ測定方式

# 2 特許請求の範囲

基単タイミング佰号およびこれに対し位相ジッ タをもつタイミング信号を受けて前配位相ジッタ の丘に応じて快まる時間点をもつパルスを発生す る論理ゲートと、該論理ゲートが発生する前記パ ルスの時間幅を計測し酸計削結果を示すデータを 発生する第1の計時手段と、前配基礎タイミング のパルスを針故してタイムスロットの格号を示す アドレス信号を発生する第2の計時手段と、前記 アドレス伯号が示す場所に前記データを得込む記 **憶手段とを備えていることを特徴とするタイミン** グジッタ训定方式。

3. 発明の辞細な説明

( 母衆上の利用分野)

本発明はタイミングジッタ側定方式に関する。 〔従来の技術〕

パルス符号変調などによるディジタル通信方式 では通常、伝送路から受消したパルス例からタイ ミング倡号を抽出する自己タイミング抽出方式が 適用されている。との場合、受信パルス列の伝送 中に波形金が生じたり雑音が相加されるので、抽 出されたタイミング信号の位相が本来のタイミン グ位相からずれて、タイミングジッタを生じる。 従来、タイミングジッタ側定方式として、抽出タ イミング信号と基準タイミング信号との位相を比 **敬して、両者の位相差を電圧振幅に変換したあと** 低域フイルタを通すととにより、タイミングジッ タの突効値を付る方法が用いられている。

(発明が解決しようとする問題点)

上述した従来のタイミングジッタ湖定方式では、 御定結果として得られるのはジッタ量の比較的長 時間にわたる平均値を示す契効値であり、タイム スロット毎のジッタ設が時間経過に伴ってどのよ りに変励するかを知ることはできず、通信方式や

機器の設計あるいは評価のためのデータとして不 充分であることが多いという問題点がある。

本発明の目的は、上述の問題点を解决するため タイムスロット毎のジッタ性の時間経過を示す側 定結果が得られるタイミングジッタ測定方式を提 供することにある。

#### 〔問題点を解决するための手段〕

本発明の測定方式は、基準タイミング信号をよびこれに対し位相ジッタをもつタイミング信号を受けて前配位相ジッタの性に応じて快まる時間幅をもつパルスを発生する論理ゲートと、該論理ゲートが発生する前記パルスの時間幅を計測し該計測結果を示すデータを発生する第1の計時手段と、前記基準タイミングのパルスを計数してタイムスロットの番号を示すアドレス信号を発生する第2の計時手段と、前記アドレス信号が示す場所に前記データを製込む記憶手段とを備えている。

# 〔與施例〕

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例を示すブロック図で

**- 3 -**

第2凶に示すととく、測定時にセット信号のパ ルス立上り期間でジッタ側定期間が指示されると、 **福理棋グート2の送出信号には、番単タイミング** 信号および被測定対象の出力パルスから抽出され たタイミング信号の网方に共通のパルス立上り期 間でだけ、サンブリング信号のクロックパルス列 が現われる。第1図中の計数回路3は、基準タイ ミング伯号のパルス立上り時毎に計数結果をゼロ にリセットしたあと、 論理費 ゲート 2 の送出 信号 のクロックパルスを計数して、計数結果を示すデ ータをパスに送出する。また計数回路4は、セッ ト信号のパルス立上りでリセットされたあと、基 単タイミング信号のパルスを計数してタイムスロ ットの番号を示す計数結果を発生しアドレスとし てパスに送出する。CPU6は、計数回路3のリ セット直前でのデータおよびアドレスをメモリー 回路5に与えるより制御を行い、メモリー回路5 中のRAM(好込み脱出し両用メモリー)に对し、 アドレスで示された場所へのデータの啓込みを行 わせる。予め設定したジッタ側定期間の終了時に

あり、第2図はその助作を説明するためのタイミ ング図である。第1回において、タイミング信号 は、彼側定対象である伝送路に適用した通信機器 の受債パルス列から抽出したタイミング信号であ り、循準タイミング信号と共に編型段グート1に 送られる。サンプリング信号は、タイミング信号 よりも十分高速な予め定めた周波数をもつクロッ クパルス列である。またセット信号は、シッタ湖 定期間を指示するためのパルスである。サンプリ ング信号かよびセット信号は、論理視ゲート1の 送出信号と共に、輸型模グートでへ近られている。 論理根グート2の送出信号は、計数回路3の計数 入力端に送られている。計数回路3のリセット端 には、菸ヸタイミング信号を与えている。また計 数回路4の計数入力端には密準タイミング信号を 与え、リセット端にはセット信号を与えてある。 計数回路3の計数結果を示すデータおよび計数回 鉛4の計数結果を示すアドレスの両信号は、プロ セッサ(CPU)6およびメモリー回路5を接続 しているパスに送られる。

- 4 -

なお本実施例(第1図)中の論理様グート1の 代りに排他的論理和グートを使用すれば、論理様 グート2の送出信号として、被測定タイミング信 号かよび基準タイミング信号のパルス前級かよび 後級のそれぞれの不一致期間でだけサンブリング 信号のクロックパルスが現われる信号が付られる。 従ってこの場合には、各タイムスロット低にタイ ミング信号のパルス削録および後級でのジッタ並

100

を示すデータ系列が得られることは明らかである (図示は省略する)。

# (発明の効果)

以上説明したように本発明には、タイムスロット毎のジッタ並の時間経過をディジタル値で示す 側定結果が得られるタイミングジッタ側定方式を 実現できるという効果があり、特に側定結果をプロセッサで解析する場合に適用してその効果が著 しい。

# 4. 図面の簡単な説明


ボ1 図および第2 図はそれぞれ本発明の一実施 例を示すプロック図およびタイミング図である。

1 , 2 ·····論理模グート、3 , 4 ·····計数回路、 5 ·····メモリー回路、6 ·····ブロセッサ ( C P U ) 。

代理人 介理士 内 原



タイミング信号 基準タイミング信号 サンカリング信号 セット信号 新数回路 アドレス イ CPU



<del>-</del> 7 -